AMD、半導体をレゴブロック化、コアを合体させると新CPUが誕生する画期的方式

AMDは、7nmプロセスのZEN 2世代のCPU「Rome(ローム)」に、マルチダイのモジュラー設計を採用した。
CPUをI/OダイとCPUダイに分割。
CPUダイを先端の7nmプロセスで製造する一方、I/Oダイは成熟した14nmプロセスで製造する。

64コアのRome CPUは、1個のI/Oダイと、8CPUコアを搭載した8個のCPUダイで構成される「MCM(Multi-Chip Module)」となっている。
AMDは、CPUパッケージ内のモジュラー化されたダイを「チップレット(Chiplet)」と呼んでいる。
https://pc.watch.impress.co.jp/docs/column/kaigai/1156455.html

従来にないマルチダイアーキテクチャのRomeだが、じつは、こうしたダイ分割の方向性自体は、
ある程度予想されていた。AMDだけでなく、Intelも似たような構想を示しており、今後の先端
プロセスのCPUでは、決して異例の構成ではなくなる可能性がある。
それは、10nm以降のプロセスの特殊性にある。

7nmプロセス世代で顕著なのは、コスト上昇だ。最先端プロセス技術は、露光プロセスが
複雑になっているため、プロセス済みウェハのコストは大幅に上昇している。下はAMDが
「2018 Symposia on VLSI Technology and Circuits」のチュートリアルで示したコスト比較のスライドだ。

歩留まりを加味したコストを比較すると16/14nmプロセスノードに対して、7nmノードは
2倍近いコストに膨れ上がっていることがわかる。45nmプロセス当時と比較すると4倍のコストだ。
言い換えれば、16/14nmプロセスと同じダイサイズのチップの製造でも、7nmでは2倍のコストが
かかるということだ。

これは、よく言われる「ムーアの法則」の鈍化と結びついている。ムーアの法則は、2年ごとに
チップに載せられるトランジスタ数が2倍になる、というものだが、実際には経済則の側面が強い。
ウェハあたりのコストはほとんど変わらず、トランジスタ数が倍になることで、トランジスタあたりの
コストが半減する。言い換えれば、プロセスの微細化によって、2倍の機能を同じコストで手に
入れることができる。

ところが、7nm世代では、コストが急上昇することで、ムーアの法則の経済則が崩れてしまっている。
ここに問題がある。

昔、intel、AMDもスロット型のCPUがあって、演算コアとキッシュコアを別々に乗っていた

そして今のようなCPUになったんだけど、AMDはスロットじゃなくて今のソケットスペースに別々にコアを分ける話

コストが高い、サーバー用なら話が分かるがとガセネタと思っていたが、不良品が多くなるからそれよりは安く出来るお話、、なの？

AMDのそれは、8コアから６コア４コアと作るけど、

８コアから４コアに減らしても現実は８コアが搭載されており、
消費電力は半分にならない不思議さ