AMD、半導体をレゴブロック化、コアを合体させると新CPUが誕生する画期的方式

1: 名無しさん@涙目です。(北海道) [EU] 2018/12/06(木) 15:34:18.62 ID:Xn6p+PJX0 BE:422186189-PLT(12015)

AMDは、7nmプロセスのZEN 2世代のCPU「Rome(ローム)」に、マルチダイのモジュラー設計を採用した。
CPUをI/OダイとCPUダイに分割。
CPUダイを先端の7nmプロセスで製造する一方、I/Oダイは成熟した14nmプロセスで製造する。

64コアのRome CPUは、1個のI/Oダイと、8CPUコアを搭載した8個のCPUダイで構成される「MCM(Multi-Chip Module)」となっている。
AMDは、CPUパッケージ内のモジュラー化されたダイを「チップレット(Chiplet)」と呼んでいる。
https://pc.watch.impress.co.jp/docs/column/kaigai/1156455.html

3: 大島栄城 ◆n3rBZgRz6w (catv?) [GB] 2018/12/06(木) 15:36:02.26 ID:3Ky0+vzO0
3次元半導体が出来たのか

8: 名無しさん@涙目です。(庭) [US] 2018/12/06(木) 15:41:38.40 ID:IwQnnj1b0
>>3
今までは2次元だったみたいな

4: 名無しさん@涙目です。(北海道) [EU] 2018/12/06(木) 15:37:28.44 ID:Xn6p+PJX0

従来にないマルチダイアーキテクチャのRomeだが、じつは、こうしたダイ分割の方向性自体は、
ある程度予想されていた。AMDだけでなく、Intelも似たような構想を示しており、今後の先端
プロセスのCPUでは、決して異例の構成ではなくなる可能性がある。
それは、10nm以降のプロセスの特殊性にある。

7nmプロセス世代で顕著なのは、コスト上昇だ。最先端プロセス技術は、露光プロセスが
複雑になっているため、プロセス済みウェハのコストは大幅に上昇している。下はAMDが
「2018 Symposia on VLSI Technology and Circuits」のチュートリアルで示したコスト比較のスライドだ。
no title

歩留まりを加味したコストを比較すると16/14nmプロセスノードに対して、7nmノードは
2倍近いコストに膨れ上がっていることがわかる。45nmプロセス当時と比較すると4倍のコストだ。
言い換えれば、16/14nmプロセスと同じダイサイズのチップの製造でも、7nmでは2倍のコストが
かかるということだ。

これは、よく言われる「ムーアの法則」の鈍化と結びついている。ムーアの法則は、2年ごとに
チップに載せられるトランジスタ数が2倍になる、というものだが、実際には経済則の側面が強い。
ウェハあたりのコストはほとんど変わらず、トランジスタ数が倍になることで、トランジスタあたりの
コストが半減する。言い換えれば、プロセスの微細化によって、2倍の機能を同じコストで手に
入れることができる。

ところが、7nm世代では、コストが急上昇することで、ムーアの法則の経済則が崩れてしまっている。
ここに問題がある。

7: 名無しさん@涙目です。(catv?) [ニダ] 2018/12/06(木) 15:40:21.15 ID:d2Xjqrv50
マジですげえことになってるな
Intelあかんやろ

9: 名無しさん@涙目です。(岐阜県) [GB] 2018/12/06(木) 15:43:27.71 ID:bfxas+mQ0
つーか電子ブロックやな(´ω`)

11: 名無しさん@涙目です。(大阪府) [MY] 2018/12/06(木) 15:45:03.36 ID:cjfrpWcE0
電子ブロック『ちょっと特許の件でお話が~』

29: 名無しさん@涙目です。(catv?) [US] 2018/12/06(木) 18:14:37.41 ID:ZDxTXC6S0
>>11
学研AMDにして解決

12: 名無しさん@涙目です。(茸) [IL] 2018/12/06(木) 15:45:38.56 ID:va+fNoU80
コアブロックに空目した

15: 名無しさん@涙目です。(catv?) [FI] 2018/12/06(木) 16:03:55.15 ID:srISxL860

昔、intel、AMDもスロット型のCPUがあって、演算コアとキッシュコアを別々に乗っていた

そして今のようなCPUになったんだけど、AMDはスロットじゃなくて今のソケットスペースに別々にコアを分ける話

コストが高い、サーバー用なら話が分かるがとガセネタと思っていたが、不良品が多くなるからそれよりは安く出来るお話、、なの?

22: 名無しさん@涙目です。(茸) [RU] 2018/12/06(木) 16:51:00.46 ID:qyIfwt9v0
>>15
コアの品質によって売るモデル変えて歩留まり減らしてる
8コアで作ったけど、8コア用としては品質が微妙なものは6コア版として売るみたいな

56: 名無しさん@涙目です。(庭) [ニダ] 2018/12/08(土) 05:34:37.88 ID:hlyvkgEh0

>>15
ダイは小さいほど歩留まり高くて低コストになる
Zen2は80mm2とかでクソ小さいから9割以上8コアの完動品になる
1個辺りも数十ドル程度で作れる

単純に作るだけならRomeは500ドル程度だろうな

16: 名無しさん@涙目です。(catv?) [US] 2018/12/06(木) 16:04:46.98 ID:2KgZlKi60
この先もう伸び代は少ないよ、っていうお話

19: 名無しさん@涙目です。(catv?) [CN] 2018/12/06(木) 16:33:10.59 ID:oShJ2m4d0
>>16
そこを何とかしようと皆努力してるって話

17: 名無しさん@涙目です。(東京都) [KR] 2018/12/06(木) 16:07:19.31 ID:h4f9lvPZ0
ダイ間の配線はどうするんかな?
ボンディングだとコストかかりそう。

21: 名無しさん@涙目です。(catv?) [ヌコ] 2018/12/06(木) 16:48:00.74 ID:Bx9N2R0B0
ますますコアがでっかくなるな

23: 名無しさん@涙目です。(庭) [ニダ] 2018/12/06(木) 16:59:51.44 ID:Q/scZRI90
チップ間はどうやって繋ぐの?

24: 名無しさん@涙目です。(新疆ウイグル自治区) [US] 2018/12/06(木) 17:13:06.70 ID:oUlmoZ6c0
いまだに電子ブロックの部品の役割りがわからん
書いてある通りに並べて終わってたわ

25: 名無しさん@涙目です。(catv?) [CN] 2018/12/06(木) 17:28:32.13 ID:oShJ2m4d0
>>24
想像力の無い人はそれでええんよ

26: 名無しさん@涙目です。(チベット自治区) [US] 2018/12/06(木) 17:50:43.46 ID:qMjSBcj70

AMDのそれは、8コアから6コア4コアと作るけど、

8コアから4コアに減らしても現実は8コアが搭載されており、
消費電力は半分にならない不思議さ

27: 名無しさん@涙目です。(チベット自治区) [US] 2018/12/06(木) 17:53:17.41 ID:qMjSBcj70
8コアのRyzen売るために、6コアも4コアも12コアも16コアもそれ以上
性能比で安くない現実。Zen2、Zen3でとか言っているが性能あがって安くなるのは初代だけ

31: 名無しさん@涙目です。(東京都) [CO] 2018/12/06(木) 18:37:10.91 ID:XRcKxztM0
考え方は電子ブロックだなこれ

32: 名無しさん@涙目です。(catv?) [US] 2018/12/06(木) 18:38:21.89 ID:hqGiIlBd0
ロームっていう面白いIC出してるメーカーあったな。

33: 名無しさん@涙目です。(滋賀県) [US] 2018/12/06(木) 18:40:24.27 ID:Zy3RQgp90
でもそれソケット統一できないじゃん。
またスロットになったら嫌だぞ。

35: 名無しさん@涙目です。(茸) [US] 2018/12/06(木) 19:01:27.84 ID:jx+wUcbm0
ハイブリッドICふたたび

38: 名無しさん@涙目です。(石川県) [NL] 2018/12/06(木) 19:21:14.26 ID:prJR6CZt0
DDRインターフェースはIOダイを通すのかな

39: 名無しさん@涙目です。(catv?) [US] 2018/12/06(木) 19:22:52.32 ID:xy5zAuwG0
急に起動しなくなったと思ったら全部抜けてた

40: 名無しさん@涙目です。(catv?) [US] 2018/12/06(木) 19:36:13.95 ID:LO5YjfSG0
ブレイクスルーきてるな
これ他でも応用きくだろ

50: 名無しさん@涙目です。(やわらか銀行) [ニダ] 2018/12/07(金) 00:55:34.16 ID:gxLkY1qu0
>>40
そんなこたぁない。
要するに
こうしたいわけだ!
no title

41: 名無しさん@涙目です。(茸) [GB] 2018/12/06(木) 20:38:51.31 ID:Rj1E+kGt0
結局コストが高くなりそうだけどなあ
最新プロセスだと外部とやり取りできるほどの出力とか耐圧が取れないのかしら

47: 名無しさん@涙目です。(福岡県) [BG] 2018/12/06(木) 22:16:17.11 ID:wfTlYWq60
>>41
全部を1つの巨大ダイに収めるよりも安くなるらしい

53: 名無しさん@涙目です。(catv?) [US] 2018/12/07(金) 12:29:12.42 ID:yZXtSlOv0
>>41
外部I/Oは電流かせぐために一定の面積が必要
高速に動かさないなら一個前のプロセスで十分
耐圧や保護回路でも実績のあるの使いたいかもね

42: 名無しさん@涙目です。(電脳都市フロンティア) [US] 2018/12/06(木) 21:36:54.07 ID:a5LFIh2P0
シングル四個重ねたらクアッドコアの出来上がり?

45: 名無しさん@涙目です。(新疆ウイグル自治区) [US] 2018/12/06(木) 22:12:07.47 ID:rFlfvQnn0
そのうちCPUソケットが4分割されて1個ずつ差せるようになるんだよ

46: 名無しさん@涙目です。(catv?) [US] 2018/12/06(木) 22:15:46.08 ID:Cync1Fk/0
橋とかビルもレゴみたいになれば補修とか簡単なのに

49: 名無しさん@涙目です。(やわらか銀行) [ニダ] 2018/12/07(金) 00:43:46.13 ID:gxLkY1qu0
互いのチップが電磁相互作用して
電子レンジその物ですから、
加熱で壊れそうだね。
其れとも核分裂物質プルトニウム化した
チップとも見える。

52: 名無しさん@涙目です。(catv?) [US] 2018/12/07(金) 12:24:28.12 ID:yZXtSlOv0
スリッパには4個入ってるだろ
そのうち2個はメモリI/Oが丸々無駄になってる

55: 名無しさん@涙目です。(神奈川県) [US] 2018/12/07(金) 23:58:56.74 ID:oxTUlquR0
世界の半導体産業は1桁nmの世界に踏み込んでるんやな
日本の最先端は15nmくらい?

引用元

AMD、半導体をレゴブロック化、コアを合体させると新CPUが誕生する画期的方式

管理人からひと言

すごい!わからん!

スポンサーリンク
スポンサーリンク
スポンサーリンク

シェアする

フォローする